同じチップ面積のまま周波数を絞り出す——Intelが業界初と謳う二重コンタクトトランジスタ「Power Boost」を搭載した新プロセス「18A-P」の詳細を、半導体学会VLSI 2026にあわせて公開しました。現行の18A比で同消費電力時に9%の性能向上、または同性能時に18%の低消費電力化を実現する強化版ノードで、すでにリスク生産（risk production）の段階に入っているとされています。
性能比だけ見れば一桁台の改善に見えますが、18%の省電力はモバイル端末のバッテリー持ちや、データセンターの電気代・AI推論コストの構造に直結する数字です。同じワークロードを動かしながら電力予算を1〜2割削れる意味は、設計現場では小さくありません。
18A比で「9%高速 or 18%省電力」、設計資産はそのまま流用可能
Wccftechによると、18A-Pは18Aで導入されたGAA（Gate-All-Around）構造と裏面電源供給「PowerVia」の基盤をそのまま受け継ぎながら、ARM標準コアサブブロックで18A比9%の性能向上、もしくは同性能で18%の消費電力低減を達成しています。Intelは特に低電圧域での伸びを強調しており、省電力AIやHPC、新興コンピュート用途に適していると説明しています。
設計面のメリットとしては、18Aとフルにデザインルール互換である点が大きく、既存IPや設計フローをそのまま再利用できます。セル高は180nmと160nmの2種類、contacted poly pitchは50nm、メタル配線は32nmノードを継続採用と、量産経済性も意識した設計です。
Intelが業界初と謳う「Power Boost」——同じフットプリントから周波数を引き上げる
今回最大の目玉が、Intelが「業界初」と説明する二重コンタクト（dual-contact）トランジスタ技術「Power Boost」です。PowerVia裏面電源供給をNMOS・PMOS双方に適用することで、同じ容量条件下でドライブ電流を増やし、周波数を引き上げます。チップ面積を増やさずに性能を底上げできるのが特徴で、電力制約が厳しい用途で効きそうです。
そのほかの主な強化点は次のとおりです。
- 材料・設計の刷新により熱抵抗を20〜40%改善
- レイヤー間を結ぶビアの抵抗を10〜30%低減
- PMOSにひずみエンジニアリングを適用し、キャリア移動度を向上
- ULVTとLVTの中間に位置する5番目の論理Vtペアを追加（速度と消費電力のバランス調整余地が拡大）
- 裏面電源供給により配線混雑を緩和（Intelは裏面電源全体で約11%の面積削減と短い配線・ビア削減効果があるとしている）
VLSI 2026で示された「18A-Pの次」——GaNロジック・CFETが拓く可能性
VLSI 2026ではIntel Foundryから、18A-Pの先を見据えた研究成果も披露されています。いずれも将来の電力効率や集積度を一段引き上げる候補技術で、14A以降のロードマップを支える基礎となる可能性があります。
- カリフォルニア大学サンディエゴ校との共同研究で、300mmプロセス上にGaN NMOSとシリコンPMOSを混載するハイブリッドアプローチを実証。電力管理ロジックをチップ上に効率良く統合する道筋として、Intelは大規模なGaNロジック集積の成果を報告しています。
- CFET（NMOSとPMOSを縦積みする3Dトランジスタ）の集積に向けた研究成果も公開。裏面電源供給などの統合技術と組み合わせた取り組みが紹介されています。
なお、具体的な数値・実装条件の詳細は出典元を参照してください。
外部顧客と「Panther Lake」——18A-Pが担う商業展開の文脈
18A-Pは内製CPU向けに最適化された18Aと異なり、外部ファウンドリ顧客向けの本命ノードとして位置付けられています。Tom's Hardwareによると、Intelは18AベースでAppleやNvidiaとの製造協議を進めているとされる一方、CFOのDavid Zinsner氏は14Aと並行して18Aを外部顧客へ提供する戦略そのものを再検討中と発言しており、外販ラインアップは流動的です。
- Panther Lakeは18Aで製造される初のクライアントSoCで、AI PCプラットフォームの旗艦に位置付けられています
- 最初のSKUは2025年内に出荷開始、広範な市場投入は2026年1月からと案内されています
- AppleやNvidiaとの製造協議が報じられる一方、外部提供方針自体がCFO発言により再検討の対象となっています
Panther Lakeの立ち上がりが順調に進めば、その強化版である18A-Pは外部ファウンドリ顧客向け設計の受け皿として、より大きな商業的役割を担う段階へ移ります。Intel Foundryの外販戦略がどの程度具体化するかが、18A-Pの商業的成否を左右する焦点になっています。
「18A-Pの次」を担う14Aロードマップ——High-NA EUVとPowerDirectの導入
VLSI 2026で示されたGaNロジックやCFETといった長期研究と並行し、ノードとして直近の主役となるのが14Aです。Tom's Hardwareによると、14Aは2027年のリスク生産、2029年の量産を計画しており、業界初となるHigh-NA EUVリソグラフィの導入が最大の差別化要素になっています。ASMLのTWINSCAN EXE:5200BがIntel Foundryで受け入れテストを完了したことも公表されています。
| 項目 | 内容 |
|---|---|
| トランジスタ構造 | RibbonFET（GAAFET）を継続採用 |
| 裏面電源供給 | PowerVia 2.0の発展版「PowerDirect」 |
| PDK 0.5 | 顧客への提供を開始済み |
| PDK 0.9 | 2026年10月を予定 |
TechPowerUpは、14Aの初期歩留まりが同等段階の18Aを上回るペースで推移していると伝えており、リスク生産入りに向けた立ち上がりは順調に進んでいます。RibbonFETとPowerDirectの組み合わせにより、14Aは18A世代で築いた裏面電源の優位性をさらに押し広げる世代となります。
Q&A
Q. 18A-Pは18Aとは別の世代のプロセスですか？ 別世代ではなく、18Aを土台にした強化版ノードです。デザインルール互換が確保されており、18A向けに作ったIPや設計フローをそのまま流用しつつ、性能・消費電力・熱特性を底上げできる強化版という扱いです。
Q. 18A-Pはいつ実製品で体感できそうですか？ Intelは18A-Pがリスク生産段階にあることを明らかにしていますが、量産時期や具体的な採用製品については現時点で公表されていません。本格的な量産スケジュールや個別顧客の採用詳細は、今後の続報を待つのが妥当です。Intel Foundryの巻き返しがどこまで進むか、18A-Pは試金石となる世代です。
出典
- Wccftech — Intel’s 18A-P Debuts Power Boost, an Industry-First Dual-Contact Transistor That Squeezes More Frequency From the Same Chip Footprint
- Tom's Hardware — Intel's performance-enhanced 18A-P process enters risk production
- Tom's Hardware — Intel's roadmaps examined — 14A, Nova Lake, Diamond Rapids & AI accelerator push
