GoogleがIntelに2028年300万台超のTPUパッケージング委託か——TSMC CoWoS枯渇でEMIBが第二の選択肢に

AI半導体の供給を独占してきたTSMC体制が崩れる可能性が出てきました。TSMCのCoWoSが2027年まで完売状態となるなか、Googleが2028年に300万台を超える自社TPUのパッケージングをIntelに発注したとThe Informationが報じています。NVIDIAやSK hynixの動向も含め、Intelの先進パッケージング技術「EMIB」が業界の次の焦点として急浮上しています。これが現実になれば、Gemini・ChatGPT等のAIサービス供給能力やGPU価格の中長期トレンドにも波及しうる構造変化です。

Googleの300万台超発注とNVIDIAの評価

The Informationによると、Googleは数か月にわたるIntelのパッケージング技術評価を経て、2028年に300万台を超えるTPUの生産をIntelに委託したとされています。これまでGoogleやAmazonとの「協議中」と伝えられていた案件が、具体的な数量と生産時期に踏み込んだ形です。

さらに同報道では、NVIDIAが2028年投入予定のFeynmanアーキテクチャに関連し、4つのGPUダイを1つに統合するプロセッサの製造でIntelを評価していると伝えられています。ただし、これらはいずれもGoogle・Intel・NVIDIAから公式に確認されたものではなく、関係者証言ベースの非公式リーク情報として扱う必要があります。

つまり、ハイパースケーラーがTSMC一択ではなくIntelを「現実的な選択肢」として動き始めたという信号です。

TSMC CoWoS枯渇という背景

この動きの根底には、TSMCのCoWoSパッケージングが2年以上にわたり需要過多（oversubscribed）の状態にあるという現実があります。2026年6月4日に新竹で開催されたTSMC株主総会で、C.C. Wei CEOは「顧客需要を満たせるようになるまでには長い時間がかかる」と述べ、米国顧客の需要には何年も応えられないとの見通しを示しました。2025年11月のSemiconductor Industry Association講演でも、先端ノード能力が需要に対し「約3倍不足している」と語っていました。

CoWoSの行列は少数の大口顧客に集中しており、Tom's HardwareによるとNVIDIAが今年の世界CoWoS需要の約60%を占め、BroadcomとAMDが合わせて約26%を吸収する見通しです。残りのカスタムASIC設計企業や中小AIチップメーカーは、業界最大のGPU発注残の後ろで待たされる状況です。

つまり、AIサービスを支える計算基盤の増設ペースは、いまや「パッケージング能力」というボトルネックに律速されている、ということです。

なぜEMIBはCoWoSより大幅に安いとされるのか

比較項目	CoWoS（TSMC）	EMIB（Intel）
方式	大型シリコンインターポーザに全ダイを実装	有機基板にシリコンブリッジを埋め込み
パッケージ利用率（Intel公称）	約60%	約90%
1チップあたりコスト（Bernstein推計、Rubinクラス比較）	$900〜$1,000（約14万〜15万6千円）	数百ドル（約数万円）

CoWoSは大型のシリコンインターポーザ上に全ダイを載せる方式で、すべての信号と電力がインターポーザを通過します。インターポーザはパッケージサイズに合わせて拡大するため、レチクル級設計では端のシリコンが無駄になります。一方EMIBは、有機基板に小さなシリコンブリッジを埋め込み、ダイ同士が接続する箇所だけにブリッジを配置する方式で、インターポーザ自体が存在しません。小さなブリッジは効率良くタイル状に並べられるため、Intelは利用率を約90%（インターポーザ系は約60%）と説明しています。

Bernsteinの試算では、Rubinクラスのプロセッサを前提とした比較において、CoWoSが1チップあたり$900〜$1,000（約14万〜15万6千円）であるのに対し、EMIBは数百ドル（約数万円）とされています。ただしBernstein自身が「外部での量産実績が不足している」と但し書きを付けています。標準EMIBには、電力供給が基板内の長い抵抗の大きい配線を通るというトレードオフもあり、HBM4クラスのアクセラレータが要求する大電流には不向きでした。これを解決するのが、ブリッジダイにTSV（シリコン貫通電極）を追加して垂直方向の電力供給を可能にした「EMIB-T」で、2026年中にfabでの量産展開が予定されていると報じられています。EMIB-TはHBM3・HBM3E・HBM4・将来のHBM5に対応し、120mm×180mmのパッケージで38超のブリッジと12超のレチクルサイズダイをカバーできるとされています。最初の採用候補は、キャンセルされたFalcon Shoresの後継「Jaguar Shores」と見られています。

つまり、コスト・歩留まり面でEMIBが優位なら、AI推論コストやGPU供給価格の高止まりに長期的な緩和圧力がかかる可能性があります。

SK hynixの認定が成否を分ける

Tom's Hardwareは、Intelのパッケージング技術がフラッグシップAIシリコンに採用されるかどうかは、SK hynixによる認定が事実上の鍵を握るとの見方を伝えています。Counterpoint Researchによれば、SK hynixは2025年Q4のHBM収益で57%のシェアを持つとされます。さらにTom's Hardwareは、UBSがNVIDIAのRubinプラットフォーム向けHBM4の供給シェアについてSK hynixが大きな割合を占めると予想していると報じています。

HBMスタック自体が、複数のメモリダイをTSVで垂直接合し、ホストプロセッサと厳密な電力・熱許容で隣接実装するというパッケージング課題そのものです。これをCoWoSインターポーザではなくEMIBで検証することが、IntelがNVIDIAやGoogleの要求水準でメモリをパッケージングできるかを判定する試金石となります。SK hynixの正式な認定、あるいはEMIB-T上でのHBM4量産実績が示されれば、Intelのパッケージングは「テスト中」から「信頼された」段階へと一気に移行する公算が大きい――そう読み解けるシナリオです。

つまり、Intelの命運を左右するのはIntel自身の技術力だけでなく、韓国メモリ大手の「合格判定」という外部要因でもある、ということです。

このリーク情報が正確だった場合の意味

本件はThe Informationの関係者4人の証言に基づく非公式情報であり、Google・Intel・NVIDIAいずれからも公式に確認されていません。ただし、TSMC CoWoSの供給制約という構造的背景はTSMC CEOの公式発言や複数のアナリストレポートで裏付けられており、Intel EMIBが「現実的に量産認定できる唯一のセカンドソース」という業界認識自体は妥当性があります。

仮にGoogleの2028年300万台発注、SK hynixのEMIB認定、NVIDIAのFeynman関連評価が実現すれば、過去2年間TSMCがほぼ独占してきた先進パッケージング市場に初めて本格的な競合が成立することになります。現時点ではリーク段階と判断するのが妥当で、続報や公式発表を待つのが適切でしょう。

Intelが描く次世代パッケージングのロードマップ

EMIB-Tの拡張線上には、さらに大規模な統合構想が示されています。Intelは将来的に16個のコンピュートダイと24個のHBM5モジュールを1パッケージに統合する展望を公表しており、AIアクセラレータの集積密度を一段引き上げる方向に向かっています。

進行中の技術検証と量産体制

Intelが公開したテストチップは、4つのロジックタイル、12スタックのHBM4、レチクル比約8倍のサイズを備える大型試作品です
マレーシアの新パッケージング拠点は2026年に稼働を開始し、先進パッケージングの供給能力拡張を担います
最初のEMIB-T採用候補とされるJaguar Shoresは、Intel 18Aプロセスを採用し2027年の投入が見込まれています

これらの動きは、EMIB-Tが単発の試験技術ではなく、複数の生産拠点と次世代AIシリコンを束ねる量産プラットフォームとして整備されつつあることを示しています。集積密度・生産拠点・採用製品の三位一体で組み立てられた構想は、TSMC一極体制に対する具体的な代替供給網として立ち上がりつつあります。

TPU v7 Ironwoodの生産規模と顧客契約

需要側でも、Googleは2026年に向けて急速な拡張を進めています。SemiAnalysisの分析では、Googleの2026年TPU総生産は約310万〜320万台と推定され、その上限を律速しているのが先進パッケージング能力です。

項目	内容
2026年TPU総生産見込み	約310〜320万台
Anthropicへのアクセス上限	最大100万チップ・1GW超
Anthropic初期フェーズ	Ironwood 40万台
TPU v7ラック構成	64チップ／ラック、最大144ラック・9,216 TPU同期

Anthropicは2026年にGoogleから最大100万台のTPUと1GW超の容量にアクセス可能とされ、初期フェーズで40万台のIronwoodが割り当てられる契約と伝えられています。TPU v7ラックは64チップ構成で、OCS経由で最大144ラック・9,216 TPUの同期動作が可能となっており、ラック単位のスケールアウトが大規模学習を支えます。さらに第8世代TPUでは学習用と推論用にチップが分離され、TSMCの2nmノードへ移行する見通しが示されており、設計と製造の両面で世代交代が進行しています。

Q&A

Q. 他のクラウド大手（AWS/Microsoft）にも波及する可能性はありますか？ 公開情報の範囲では、Tom's HardwareはGoogleとAmazonがIntelの先進パッケージングについて協議中と報じていた経緯に言及しています。Microsoftを含む他のハイパースケーラーへの波及については、現時点で具体的な報道はありませんが、TSMC CoWoSの供給制約が「数年単位で解消しない」とされる以上、セカンドソース確保の動きが他社にも広がる余地はあると読み取れます。

Q. この移行で起こりうるリスクはなんですか？ 最大のリスクは、Intelが外部AI顧客向けにEMIB／EMIB-Tを量産規模で運用した実績がまだ示されていない点です。Bernsteinも「外部での量産実績が不足している」と但し書きを付けています。SK hynixの認定が遅れる、あるいはEMIB-T上のHBM4で歩留まり・電力・熱の問題が発生した場合、Googleの2028年スケジュール自体が後ろ倒しになる可能性があります。

Q. なぜTSMCではなくIntelに発注する動きが出ているのですか？ TSMCのCoWoSパッケージングが2年以上にわたり需要過多で、CEOのC.C. Wei氏自身が「需要を満たすには長い時間がかかる」「先端ノード能力が需要の約3倍不足」と公式に述べているためです。Tom's Hardwareは、Intel EMIBが現状で唯一現実的に量産認定可能な代替肢だと位置づけています。