NVIDIAの次世代AIチップ「Feynman」が、TSMCの新パッケージング技術「CoPoS（chip-on-panel-on-substrate）」を初採用する可能性があると、アナリストのMing-Chi Kuo氏が報告しました。Kuo氏によると、CoPoSの量産は2028年後半に始まる見込みで、レチクルサイズの9.5倍を超える大型パッケージのコスト面を改善する設計とされ、当初の予想より前倒しのスケジュールとなる可能性があると伝えられています。
CoPoSは2028年後半量産へ、Feynmanが初採用候補
Kuo氏の指摘によると、TSMCのCoPoSは2028年後半（2H28）に量産入りする見込みで、当初報じられていたスケジュールより早いタイミングだとされています。最初の採用企業の一つとしてNVIDIAの名前が挙がっており、次世代AIチップ「Feynman」が候補になる可能性があるとKuo氏は述べています。
サプライチェーン関連の複数の報道では、IntelのEMIB-T技術についても言及があり、NVIDIAがFeynman向けにIntelのパッケージング技術をテストしているとの観測も出ています。AIチップ向け先端パッケージング市場で、TSMCとIntelの競合構図が一段と明確になってきた格好です。
CoWoSのレチクル制約を破る——9.5倍超の大型パッケージが可能に
CoPoSが注目される最大の理由は、パッケージサイズの上限を大幅に引き上げる点にあります。現行のCoWoSではシリコンインターポーザの製造にリソグラフィ装置を使うため、ステンシル（露光マスク）のサイズに起因する制約があります。
これに対し、Kuo氏は次のように整理しています。
- CoPoSはインターポーザを使わない設計
- レチクルサイズの9.5倍を超える「ウルトララージパッケージ」のコスト面を改善する目的で設計
- 標準的なステンシルの9倍超に相当する大型パッケージの製造が可能になる
GPU・メモリ・その他のチップを1つのパッケージに搭載するAIチップでは、搭載面積こそが性能とメモリ帯域の上限を決める要素です。CoPoSによる大型化が実現すれば、より大規模なLLM推論を単一パッケージで処理できる余地が広がり、HBM搭載量の拡張によってメモリ帯域がボトルネックになりにくくなる——つまりAI開発者にとっては学習・推論時のモデル規模の上限が引き上がり、エンドユーザー側でも応答性や対応可能なタスクの幅に波及する変化が見込まれます。
基板構造はABFでガラスをサンドイッチ——「ガラスインターポーザ」ではない点に注意
Kuo氏は、CoPoSの構造に関する誤解を解く形で技術詳細にも触れています。CoPoSでは、チップ部品を最初に組み立てる一時キャリアにガラスが使われ、最終アセンブリが置かれる基板にもガラスが用いられます。
この基板は、Ajinomoto Buildup Film（ABF）でガラスをサンドイッチした構造になっているとKuo氏は説明しています。重要なのは、CoPoSが「ガラスインターポーザ」を使うわけではない点です。チップはABF層側に取り付けられる設計で、近年話題になっているガラスインターポーザ技術とは明確に区別されると、Kuo氏は強調しました。
この情報をどう受け止めるべきか
今回の情報はあくまでKuo氏によるアナリスト観測であり、TSMC・NVIDIAいずれの公式発表でも確認されていません。CoPoSの量産時期・初採用製品・最終的なパッケージサイズはいずれも今後変動する余地があります。
現時点では、AIチップ向け先端パッケージング市場でTSMCがCoWoSの次の一手をFeynman世代に合わせて投入してくる可能性が高まった、と読むのが妥当でしょう。Intel EMIB-Tの動向と合わせ、2026〜2028年にかけてのサプライチェーン報道を追う意義は大きいと言えます。
Q&A
Q. CoPoSはCoWoSと何が違うのですか？ CoWoSはシリコンインターポーザを使うためレチクルサイズに起因する面積制約がありますが、CoPoSはインターポーザを使わず、ABFでガラスをサンドイッチした基板を採用することで、レチクルサイズの9.5倍を超える大型パッケージのコスト面を改善する設計とされています。
Q. FeynmanはCoPoSを採用するのですか？ 公式には確認されていません。Kuo氏は「Feynmanが初採用の一つになる可能性がある」と述べているにとどまり、NVIDIA・TSMCともに公式発表は出していません。
Q. CoPoS採用製品はいつ市場に出るのですか？ Kuo氏は量産時期を2028年後半（2H28）と見込んでいますが、製品としての市場投入時期は明らかにされていません。量産開始から実製品の出荷までには通常タイムラグがあるため、Feynman世代の市場投入時期と合わせて今後の続報を待つ必要があります。
Q. Intel EMIB-TとCoPoSの違いは何ですか？ 公開情報の範囲では、両者ともAIチップ向けの次世代パッケージング技術として注目されており、NVIDIAがFeynman向けにIntelのEMIB-T技術をテストしているとの観測も伝えられています。一方CoPoSはTSMCが提供する技術で、ABFでガラスをサンドイッチした基板を採用しインターポーザを使わない点が特徴とされています。詳細な技術仕様の比較については、各社からの正式発表を待つ必要があります。
